——習(xí)近平總書記在致中國(guó)科學(xué)院建院70周年賀信中作出的“兩加快一努力”重要指示要求
——中國(guó)科學(xué)院辦院方針
語音播報(bào)
隨著集成電路密度提高,,晶體管的工藝節(jié)點(diǎn)不斷微縮,,已逼近物理極限。三維互補(bǔ)式場(chǎng)效應(yīng)晶體管(3D CMOS)技術(shù)成為破局的潛在路徑,。傳統(tǒng)硅基3D CMOS集成技術(shù)熱預(yù)算較高,,導(dǎo)致工藝復(fù)雜成本提高,并可能引發(fā)性能退化等問題,,限制了其商業(yè)應(yīng)用。
針對(duì)上述問題,中國(guó)科學(xué)院微電子研究所研究員李博與副研究員陸芃團(tuán)隊(duì),,基于碳納米管材料低溫成膜能力,,提出碳納米管/硅異質(zhì)集成的3D CMOS技術(shù),實(shí)現(xiàn)了180nm SOI器件后道的低溫碳納米管器件集成,。該團(tuán)隊(duì)提出面向高性能數(shù)字電路應(yīng)用的工藝優(yōu)化方案,,可實(shí)現(xiàn)碳納米管器件閾值電壓的精準(zhǔn)調(diào)控,可完成N,、P晶體管電學(xué)特性的匹配,,使3D CMOS噪聲容限提升,同時(shí)實(shí)現(xiàn)高增益,、超低功耗和高均一性等優(yōu)異性能,。
進(jìn)一步,為論證這一述技術(shù)在先進(jìn)工藝節(jié)點(diǎn)中的集成能力,,團(tuán)隊(duì)使用TCAD仿真搭建了14nm FinFET/CNT 3D CMOS電路單元,。理論分析顯示,該技術(shù)在噪聲容限和功耗方面優(yōu)于商用14nm-FinFET工藝,。
相關(guān)研究成果以Low-Thermal-Budget Construction of Carbon Nanotube p-FET on Silicon n-FET toward 3D CMOS FET Circuits with High Noise Margins and Ultra-Low Power Consumption為題,,發(fā)表在《先進(jìn)功能材料》(Advanced Functional Materials)上。該工作由微電子所,、南京大學(xué),、安徽大學(xué)合作完成。?
碳硅三維異質(zhì)集成CMOS FET器件示意圖
© 1996 - 中國(guó)科學(xué)院 版權(quán)所有 京ICP備05002857號(hào)-1 京公網(wǎng)安備110402500047號(hào) 網(wǎng)站標(biāo)識(shí)碼bm48000002
地址:北京市西城區(qū)三里河路52號(hào) 郵編:100864
電話: 86 10 68597114(總機(jī)) 86 10 68597289(總值班室)
© 1996 - 中國(guó)科學(xué)院 版權(quán)所有 京ICP備05002857號(hào)-1 京公網(wǎng)安備110402500047號(hào) 網(wǎng)站標(biāo)識(shí)碼bm48000002
地址:北京市西城區(qū)三里河路52號(hào) 郵編:100864
電話: 86 10 68597114(總機(jī)) 86 10 68597289(總值班室)
© 1996 - 中國(guó)科學(xué)院 版權(quán)所有
京ICP備05002857號(hào)-1京公網(wǎng)安備110402500047號(hào)
網(wǎng)站標(biāo)識(shí)碼bm48000002
地址:北京市西城區(qū)三里河路52號(hào) 郵編:100864
電話:86 10 68597114(總機(jī))
86 10 68597289(總值班室)